

AGENDA

Workshop "Entwurfsmethoden für Nanometer VLSI Design"

Montag, 19.9.2005, 11:00 Uhr - ca. 17:20 Uhr

11:00 Uhr	Begrüßung und kurze Einführung	A. Herkersdorf / J. Koehl
11:10 Uhr	RTL to Silicon at 90nm and Beyond	Ed Huijbregts / Magma
11:50 Uhr	Enhancing BMC-based Protocol Verification Using Transition-By-Transition FSM Traversal	Minh D. Nguyen
12:10 Uhr	Formale Verifikation des Befehlssatzes eines SystemC Mikroprozessors	Daniel Große
12:30 Uhr	<i>Mittagspause</i>	
14:00 Uhr	Evolution of Paradigm Shifts in the Automated Design Process of Digital Circuits	Wolfgang Ecker / Infineon Technologies AG
14:40 Uhr	Application-Driven Design of Cost-Efficient Communications Platforms	Hans Martin Blüthgen
15:00 Uhr	Performance evaluation of VLSI platforms using SystemQ	Sören Sonntag
15:20 Uhr	Kommunikationsgetriebene Hardware-/Software Partitionierung eines Netzwerkprotokoll-Stacks auf einer SoC Plattform	Kim Grüttner
15:40 Uhr	<i>Kaffeepause</i>	
16:00 Uhr	Abstrakte Modellierung der Eigenschaften von nanoelektronischen CNT-Elementen in SystemC	Peter Zipf
16:20 Uhr	Eigenschaftsraumexploration bei der hierarchischen Dimensionierung analoger integrierter Schaltungen	Daniel Mueller
16:40 Uhr	Power / Timing - Optimierung für Zellen-basierte Digitalschaltungen in Submikron-Technologien	H. T. Vierhaus
17:00 Uhr	Optimization Potential of CMOS Power by Wire Spacing	Paul Zuber

ca. 17:20 Uhr Ende des Workshops
